
(54) SEMICONDUCTOR ELEMENT

(11) 62-35565 (A) (43) 16.2.1987 (19) JP

(21) Appl. No. 60-174801 (22) 8.8.1985 (71) SEIKO EPSON CORP (72) TOSHIHIKO MANO (51) Int. Cl⁴. H01L29/48,G02F1/133,G09F9/35

PURPOSE: To obtain a device having nonlinear characteristic by forming it of a nonsingle crystal silicon thin film, an oxide film formed on one surface of the thin film and a transparent conductive film formed on the oxide film, and having II-valency impurity or V-valency impurity in the thin film.

CONSTITUTION: A polycrystalline silicon 101 is formed by a reduced pressure CVD method on a quartz substrate 100. Then, phosphorus is diffused by a thermally diffusing method or an ion implanting method. After an SiO₂ film 102 is formed by a thermal oxidation or CVD method, a contacting hole is formed. Thereafter, an oxide film 103 of several - several tens A is grown on a polycrystalline silicon in the hole by an O₂ plasma treatment. An ITO 104 is eventually wired by a sputtering method.



THIS PAGE BLANK (USPTO)
THIS PAGE BLANK (USPTO)

⑫ 公 開 特 許 公 報 (A) 昭62-35565

(f) Int Cl. 1

識別記号

庁内整理番号

@公開 昭和62年(1987)2月16日

H 01 L 29/48 G 02 F 1/133 G 09 F 9/35

118

7638-5F E-8205-2H 6810-5C

審査請求 未請求 発明の数 1 (全3頁)

日発明の名称 半導体素子

②特 頤 昭60-174801

發出 頤 昭60(1985)8月8日

②発明者 真野 敏彦

諏訪市大和3丁目3番5号 株式会社諏訪精工告内

介出 願 人 セイコーエブソン株式 東京都新宿区西新宿2丁目4番1号

会社

范尚 理 人 弁理士 最 上 務

明 杻 書

、 亳州八名称

半導体聚子

2: 特許請求の範囲

- 1) 非単結晶シリコン薄線と該シリコン薄線の一番面で形成される酸化膜、及び鼓酸化膜上に形成される透明導電線から成り、前記シリコン薄線は 【価、あるいは V 価の不純物を有することを特殊とする半導体案子。
- 2) 特許請求範囲第1項に於いて、非単結品ンリコン被吸に、多結晶シリコンを用いることを特徴とする半導体素子。
- 3) 特許請求範囲項1項に於いて、シリコン関 膜上の酸化膜をOz ブラズマにより形成することを 特徴とする半導体素子。
- 4) 特許請求範囲訊 1 項に於いて、透明導電原に I T O を用いることを特敵とする半導体素子。

3. 発明の詳細な説明

(産業上の利用分野)

本発用はショットキー 安合を有する 半導体層と 金属とのコンタクト 特性を応用したことによる半 導体素子に関するものである。

(従来の技術)

本発明に類する従来の技術は、金属 RE/絶殺 RE/金 国暦(以下 M I M と略す)から成るデバイスがあ る。これは Pools-Prenkel 伝導機構を利用した非直額素子の代数的なデバイスである。 軍 2 図により簡単に説明する。 軍 2 図ので、例えば、絶録基数 200 上に Ta 201 をスパッタリング事により形成し、しかる後、 TazOs 202 を優化形成する。 最後に cr 20 5 を形成することにより MIM素子が形成される。この素子の一般的な I — V 特性は鎮 1 図 (c) に示す嫌 に非耳線形である。この MIM素子を各面素の 財助スイッチング素子として応用した PS 空を ス 2 図 かに示す。 ここで 231 は Ta 、 205 は 2r 、 204 は 面素を形成する、例えば I T O 等の透明電気である。

有当らばかりようとかも見程寺

① Ta. Cr 共化スパッキリング、蒸音形成が

しつ構造のスイッチング素子を提供するものである。

(所放实)

本発明による一実施例を用1図に従って規明する。第1図(は、本発明による半導体案子の構造新面図である。ここで、100は石英、ガラス等の透明地級本板、101はリン等、1価の不純物を有する多結晶シリコン、102は 8i 0z等の層間絶繰渡、105 は前記を結晶シリコンを酸化して得られる、極めて復厚の小さい酸化溴、104 は I T O 複である。以下に製造方法を示す。

石英基板 100 上に、 放圧 C V D 法により多結晶・シリコンを形成する。 次に熱拡散法、 イオン注入 法によりリンを拡散する。 熱酸化、 C V D 法により SiOz膜を形成した後、コンタクトホールを形成する。 しかる後、 Oz ブラズマ処理によりコンタクトホール内の多結晶シリコン上に 改 % ~数十 % の酸化 厚を成長させる。 放後に I T O を スパッタリング法により、 配線形成した 6 のが 第 1 図 (d) である。この時、 工程を簡略化する為に、 第 1 図 (b) の

一般的であり、スルーブットが悪い。

② 被品表示デバイスに用いる場合、商業を形成するI こう称の透明導電質を含め、4 資標達となる。

(間頭点を解失する為の手段)

ように、 12 の質問色破膜の形式を築してもこへ以上の深に形式した半導体素子の 1 ー V 特性を取り図にあることを発性に、20 でででで、この特性に、20 でででは、発生となる。この特性は、通常の M I M 黒子の特性となる。この特性は、通常の M I M 黒子の特性と類似する。 其 1 図 切に本発明による半導体 オーンを各図を示す。ここで 101 は多結晶シリコン104 及び西東を形成する 104 は I T 0 により形式される。

前述した頃に本発明の特性は、02ブラズマ条件ITO形成後の熱処理条件により制御できる。即ち、02ブラズマの(パワー×処理時間)が大きい程、又、熱処理条件の(温度×時間)が大きい程第1 図 (c) に示す耐圧範囲を大きくできる。

(発明の効果)

以上の様に、本発明による第1回(c)と従来技術の第2回(b)を比較してもわかる様に、02ブラズマ
処理により形成した酸化膜を1層と考えても、3

届かれば、面無及び駆動用スイッチング素子を形成できる。又、多結晶シリコンは、 C V D 法化より状成でき、スパッタリング法によるTa 化比してスループットが大きい。さらに、O プラズマ条件熱心理条件により登場に、特性を制御できる。

以上、本籍明はリIM要子のごとを特性を有する る半導体要子であり、上述した効果を有するもの である。

1. 图面为蜗单压规则

取り別は本発明による半導体無子を示するので

n·ic: bic 保育新面図、(c) は i - V 特性図。


第 2 图 a) 对以 I M 未子断面图、(b) 时以 I M 面果

以上

出頭人 炔式会社 跑訪精工会


代理人 弁理士 殷上






4.事体素子,画素構成图


第 1 図 (d)




半導体泰子。I-V持性図 第 1 図 (e)




手導体素子A構造断面図 第 1 図 (b)



半導体素子, 1-7年性四 第 1 図 (C)



MIM素子断面図 第2図(a)



MIM画素構成図 第 2 図 (b)

THIS PAGE BLANK (USPTO)